你的位置:首頁(yè) > 電源管理 > 正文

蔣尚義:集成Chiplet已是趨勢(shì),CoWoS封裝助力突破制程瓶頸

發(fā)布時(shí)間:2023-09-08 責(zé)任編輯:wenwei

【導(dǎo)讀】8月7日,鴻海旗下夏普(Sharp)公司今天在東京舉行半導(dǎo)體科技日活動(dòng),在下午舉行三場(chǎng)講座活動(dòng)中,鴻海半導(dǎo)體策略長(zhǎng)蔣尚義以“從集成電路到集成小芯片(From Integrated Circuits to Integrated Chiplets)”為主題發(fā)表了演講。


21.jpg

資料圖


蔣尚義指出,當(dāng)半導(dǎo)體制程進(jìn)入2nm階段,已經(jīng)接近摩爾定律的物理極限。并且使用4nm以下的半導(dǎo)體先進(jìn)技術(shù)節(jié)點(diǎn),成本已非常高昂,開(kāi)發(fā)4nm以下先進(jìn)制程需要20億美元的研發(fā)資金,要銷售超過(guò)100億美元金額規(guī)模的產(chǎn)品,才有機(jī)會(huì)回本。


目前電子產(chǎn)品高度依賴先進(jìn)芯片制程技術(shù),物聯(lián)網(wǎng)(IoT)和人工智能物聯(lián)網(wǎng)(AIoT)時(shí)代帶動(dòng)電子產(chǎn)品應(yīng)用多元化,既有半導(dǎo)體生態(tài)系無(wú)法應(yīng)對(duì)多元化且需要彈性設(shè)計(jì)的物聯(lián)網(wǎng)和人工智慧物聯(lián)網(wǎng)應(yīng)用。


蔣尚義表示,過(guò)去半導(dǎo)體技術(shù)進(jìn)展,把多顆芯片整合成系統(tǒng)單晶片(SoC)視為趨勢(shì),在IoT和AIoT時(shí)代,半導(dǎo)體技術(shù)趨勢(shì)朝向把單芯片功能定制化,分割成不同功能的小芯片(chiplet),以應(yīng)對(duì)多元化功能設(shè)計(jì)需求。


他指出,從系統(tǒng)設(shè)計(jì)來(lái)看,各種硬件功能可以分割成小芯片,各種小芯片可通過(guò)不同的技術(shù)節(jié)點(diǎn)制造,甚至使用非硅材料以應(yīng)對(duì)低成本和性能需求,各種小芯片可進(jìn)一步整合滿足定制化的系統(tǒng)功能。


蔣尚義表示,集成小芯片將是后摩爾時(shí)代(post Moore’s Era)的主要科技潮流之一,臺(tái)積電推出的CoWoS(Chip on Wafer on Substrate)先進(jìn)封裝技術(shù),可以助力突破半導(dǎo)體先進(jìn)制程技術(shù)的瓶頸。異質(zhì)整合(heterogeneous Integration)的小芯片技術(shù),可將多樣化的小芯片整合在一個(gè)平臺(tái),強(qiáng)化系統(tǒng)性能和降低功耗,并通過(guò)先進(jìn)封裝,各種小芯片可密集聯(lián)系,達(dá)到整體系統(tǒng)性能優(yōu)化。


“集成小芯片的模塊化設(shè)計(jì)趨勢(shì),可提供更具彈性、設(shè)計(jì)規(guī)模以及革新能力,讓半導(dǎo)體設(shè)計(jì)定制化更簡(jiǎn)單而便宜,讓不同的材料和不同世代技術(shù),透過(guò)異質(zhì)整合達(dá)到更好的性能并降低成本。”蔣尚義總結(jié)說(shuō)道。



免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)聯(lián)系小編進(jìn)行處理。


推薦閱讀:


滿足低功耗廣域網(wǎng)智能應(yīng)用的解決方案

為5G和下一代電信設(shè)備構(gòu)建更好的-48 VDC電源

如何降低微控制器系統(tǒng)中的噪聲影響(1)

PCB設(shè)計(jì)中最常見(jiàn)到的五個(gè)錯(cuò)誤

為什么測(cè)量的動(dòng)態(tài)電阻數(shù)值偏大了?

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉