你的位置:首頁 > 電源管理 > 正文

SiC MOSFET的短溝道效應(yīng)

發(fā)布時間:2023-04-24 來源:英飛凌 責(zé)任編輯:wenwei

【導(dǎo)讀】Si IGBT和SiC溝槽MOSFET之間有許多電氣及物理方面的差異,Practical Aspects and Body Diode Robustness of a 1200V SiC Trench MOSFET 這篇文章主要分析了在SiC MOSFET中比較明顯的短溝道效應(yīng)、Vth滯回效應(yīng)、短路特性以及體二極管的魯棒性。直接翻譯不免晦澀難懂,不如加入自己的理解,重新梳理一遍,希望能給大家?guī)砀嘤袃r值的信息。今天我們著重看下第一部分——短溝道效應(yīng)。


Si IGBT/MOSFET與SiC MOSFET,盡管襯底材料不一樣,但是形成柵極氧化層的材料卻是一樣的——都是SiO2。SiC-SiO2界面缺陷大于Si-SiO2界面,界面缺陷會降低反型層溝道遷移率,進(jìn)而提高溝道電阻。對于SiC MOSFET,盡管人們花了很多精力來提高溝道遷移率,但其遷移率仍然遠(yuǎn)遠(yuǎn)低于硅的IGBT/MOSFET。


(更詳細(xì)的解釋請參考:SiC MOSFET真的有必要使用溝槽柵嗎?


因此,商用SiC MOSFET會設(shè)計成具有相對較短的反型層溝道,以盡量減少其溝道電阻。對于1200V的SiC MOSFET來說,溝道電阻對整個RDS,on的貢獻(xiàn)最大,這與高壓Si MOSFET完全不同。此外,對于溝槽MOSFET,由于SiC漂移區(qū)厚度較低,基極摻雜較高,因此溝道區(qū)附近的電場強(qiáng)度(特別是在開關(guān)期間)比Si MOSFET高。為了保護(hù)柵極氧化物,必須有一個屏蔽結(jié)構(gòu),這在所有現(xiàn)代SiC MOSFET概念中都可以找到。與硅器件相比,上述效應(yīng)導(dǎo)致了更明顯的漏極勢壘降低效應(yīng)(DIBL-或短溝道效應(yīng))。DIBL效應(yīng)的原理大家可以在百度搜到,這里就不再贅述了。DIBL效應(yīng)造成的明顯的現(xiàn)象是——隨著漏極-源極電壓VDS的增加,柵-源極閾值電壓VGS(th)會隨之降低,見圖1。


13.png

Fig.1:不同制造商1200V SiC MOSFET的VGS(th)曲線,Infineon-溝槽,M1-溝槽,M2-平面


DIBL效應(yīng)和柵極電荷


由于上述的DIBL效應(yīng),與IGBT相比,SiC MOSFET的輸出特性看起來有所不同。在相同VGS條件下,器件的飽和電流隨VDS上升而上升。見圖2。


14.png

圖2:45mΩ、1200V SiC溝槽MOSFET在25°C時不同VGS下的輸出特性曲線。該特性是在短路狀態(tài)下,通過非常短的脈沖測量的,并在考慮到測量期間溫度上升的情況。


硅IGBT通常使用更長的反型溝道,溝道電阻對靜態(tài)損耗來說是次要的。阻斷狀態(tài)下的電場較小,因此,DIBL效應(yīng)較低,飽和電流不會隨DS電壓上升而變化太大。下圖(左)是IGBT的輸出特性曲線,可以看到,線性區(qū)和飽和區(qū)之間的分界點(diǎn)很清楚,曲線進(jìn)入飽和狀態(tài)之后的部分非常平坦,而SiC MOSFET的分界點(diǎn)則沒那么明顯,即使進(jìn)入飽和狀態(tài),電流曲線仍有一定斜率的上升。


1679659682746025.png

典型的IGBT輸出特性曲線(左)與SiC MOSFET輸出特性曲線(右)


由于SiC-MOS器件的VGS(th)隨著漏極電壓的增加而減少,飽和電流ID,sat上升得更明顯,原因可參見以下公式,可以看到,飽和電流與過驅(qū)動電壓(VGS-VGSth)的平方成正比。


17.png


其中k為一個常數(shù)


18.png


W-溝道寬度,μn-電子遷移率,Cox–柵氧化層電容,L–溝道長度


對系統(tǒng)進(jìn)行短路保護(hù)設(shè)計必須考慮DIBL的影響。例如,我們需要知道直流母線電壓下的退飽和電流水平。在器件設(shè)計中,可以通過更有效的p-屏蔽結(jié)構(gòu)和更長的溝道來減少DIBL效應(yīng)。然而,這兩個參數(shù)也可能導(dǎo)致更高的RDS,on


DIBL的第二個效應(yīng)可以通過圖3中的柵極電荷曲線來觀察。VDS變化期間的VGS是一個斜坡,而IGBT的典型柵極電荷曲線,這時是一個恒定的VGS值。


1679659645361541.png

柵極電荷曲線對比:IGBT與SiC MOSFET


因此,在計算重要參數(shù)QGD時,使用斜坡時間段是不正確的。更合適的方法是將VDS波形與QG特性疊加在同一張圖上,并如圖3所示設(shè)置取值范圍(取10%VDS~97%VDS)。


20.jpg

圖3:英飛凌45mΩ/1200V芯片的柵極電荷特性(藍(lán)色),在800V、20A、25°C、VGS-5V→15V的情況下,開通時測量,利用VDS(紅色)波形提取QGD


這其實是在對測得的小信號電容CGD進(jìn)行積分。


1679659616763396.png


上述方法可得45mΩ器件QGD為13nC。從圖3中還可以提取使VGS達(dá)到閾值水平所需的電荷(QGS,th,約18nC),可以發(fā)現(xiàn)QGD/QGS,th之比小于1。這有助于抑制寄生導(dǎo)通,即在VDS快速變化的情況下,通過CGD給柵極充電的電荷量,小于使柵極電壓VGS抬升至閾值VGSth的電荷量。


總結(jié)一下,商業(yè)化的SiC MOSFET普遍采用短溝道設(shè)計,用來降低導(dǎo)通電阻,這使得DIBL(漏致勢壘降低效應(yīng))比較明顯。SiC MOSFET中的DIBL效應(yīng)首先表現(xiàn)在飽和電流隨VDS上升而上升,其次表現(xiàn)在柵極電荷曲線中的米勒平臺段呈斜線。從圖中計算得出SiC的QGD需要將VDS與柵極電荷曲線疊加在一起,通過限定邊界條件的方式得出。


來源:英飛凌,趙佳



免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請聯(lián)系小編進(jìn)行處理。


推薦閱讀:


超共源共柵簡史

Auto Accessories以及BMS的保護(hù)設(shè)計

還在為用氮化鎵設(shè)計高壓電源犯難?試試這兩個器件

OBC充電器中的SiC FET封裝小巧,功能強(qiáng)大

大電流型鈕扣電池為穿戴醫(yī)療設(shè)備提供充足的電源

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉