產品上市前，必須符合EMC規(guī)定。將變壓器和所需的電路集成到更小的封裝中會產生EMI，因此需要采用復雜且成本高昂的RE抑制技術，以滿足電磁兼容性（EMC）法規(guī)的要求。據報道，50%的產品首次EMC測試都以失敗告終。這可能是因為缺乏相關知識，且未能在產品設計階段的早期應用EMC設計技術。想要最大限度地縮短設計時間和降低項目成本，在項目開始時就進行EMC設計是至關重要的。組件的選擇和放置也很重要。將符合行業(yè)標準的器件納入選擇和設計可以提高合規(guī)性。

 

EMC抑制技術亟需更好的方法

與使用分立式變壓器的傳統(tǒng)方法相比，將變壓器和電路集成到芯片級封裝中可減少組件數量，進而大大節(jié)省PCB空間，但可能會引入更高的輻射發(fā)射。輻射發(fā)射抑制技術會使PCB的設計更加復雜，或需要額外組件，因此可能會抵消集成變壓器所節(jié)省的成本和空間。例如，在PCB級別抑制輻射發(fā)射的一種常見方法是為CM電流形成一個從次級端至初級端的低阻抗路徑，從而降低RE水平。要實現這一點，可以在初級端和次級端之間使用旁路電容。該旁路電容可以是分立式電容，也可以是嵌入式夾層電容。

 

 

分立式電容是最簡單的解決方案，可能是有引線或表面安裝組件。它還具有適用于2層PCB的優(yōu)點，但分立式電容價格昂貴且體積龐大，會占用寶貴的PCB空間，特別是在可能堆疊了多個組件的隔離柵旁。

 

另一個不是很理想的解決方案是使用嵌入式旁路電容，當PCB中的兩個面重合時就會形成該電容。此類電容具有一些非常有用的特性，原因在于平行板電容的電感極低，因此在更大的頻率范圍內都有效。它可以提高發(fā)射性能，但因為需要自定義層厚來獲得正確的電容，且PCB需要四層或更多層，所以設計復雜性和成本都會增高。此外，還必須通過隔離的方式，確保內部重疊層的間距滿足相關隔離標準所規(guī)定的最低距離標準。

 

無論是分立式還是嵌入式，使用旁路電容都不是理想的抑制技術。它雖然可以幫助減少輻射發(fā)射，卻要以增加組件、采用復雜的PCB布局和提高瞬態(tài)敏感性為代價。理想的抑制技術不需要采用旁路電容，因此可以降低成本和PCB設計的復雜性。

 

ADI新一代isoPower系列產品

新一代isoPower系列產品采用創(chuàng)新的設計技術，可以避免產生大量輻射發(fā)射，甚至在沒有旁路電容的2層板上也不例外。ADuM5020和ADuM5028在以大幅裕量滿足CISPR22/EN55022B類限制的同時，可以分別跨隔離柵提供500mW和330mW功率。

 

 

ADuM5020采用16引腳寬體SOIC封裝，而對于ADuM5028，可以選擇的最小封裝是8引腳SOIC。ADuM5020/ADuM5028提供3V和5V兩種電源選項，以及3kV rms額定隔離。

 

為了減少輻射發(fā)射，ADuM5020/ADuM5028具有出色的線圈對稱性和線圈驅動電路，有助于將通過隔離柵的CM電流傳輸最小化。擴頻技術也被用來降低某一特定頻率的噪聲濃度，并將輻射發(fā)射能量擴散到更廣泛的頻段。在次級端使用低價鐵氧體磁珠會進一步減少輻射發(fā)射。在RE合規(guī)測試期間，這些技術可以改善峰值和準峰值測量水平。

 

 

（來源：亞德諾半導體）