《汽車如何推動新的可測性設計(DFT)技術》的中文版研究報告全文可在 Mentor Graphics 的官方網(wǎng)站閱讀和下載： http://mentorg.com.cn/aboutus/view.php?id=256 。 

 

 

隨著人們對安全關鍵應用設備，尤其是汽車 IC（集成電路），提出了新的需求，DFT（可測性設計）技術又再次受到重視。越來越多的處理器被運用于汽車的剎車系統(tǒng)、發(fā)動機控制、平視顯示器、導航系統(tǒng)和圖像傳感器等等。這些芯片必須滿足非常高的質量和可靠性標準，所以芯片制造商也必須進行高水平的生產(chǎn)測試和系統(tǒng)內(nèi)部測試。不僅如此，他們還必須在盡可能提升測試水平的同時，確保測試時間和成本不會增加。 

 

 

 

如今有兩種測試方法被眾多安全關鍵設備開發(fā)商迅速采納 -- 單元識別 (Cell-Aware) 自動測試向量生成 (ATPG) 法和 ATPG/邏輯內(nèi)建自測試 (LBIST) 綜合運用法。單元識別測試法可實現(xiàn)每百萬缺陷數(shù) (DPM) 為零的目標。綜合測試法則通過將ATPG和LBIST 邏輯電路測試法相結合來提高測試質量和效率。 

 

事實證明，單元識別 ATPG 測試法是唯一可以發(fā)現(xiàn)傳統(tǒng)方法檢測不出的缺陷的方法。它可以發(fā)現(xiàn)一套完整的針對固定故障、節(jié)點跳變和時延缺陷的測試方法發(fā)現(xiàn)不了的缺陷，因為這種方法首先就對標準單元進行物理布局時可能出現(xiàn)的實際缺陷進行模擬。在新技術的改進下，單元識別測試法中的測試向量大小得以縮小，但整個測試向量仍大于傳統(tǒng)的測試方法產(chǎn)生的測試向量，因此要進行嵌入式壓縮。許多公司因為采用單元識別測試法而收效顯著。部分成效的概述請見圖1。 

 

 

圖1：截至2013年12月來自使用單元識別測試法的公司的硅結果。安森美半導體 (On Semiconductor) 結果在2013年 ETS 上進行了發(fā)布；AMD 結果在2012年 ITS 上進行了發(fā)布。  

 

越來越多的客戶在設計相同的電路時同時采用嵌入式壓縮和 LBIST 測試法。由于這兩種技術能夠以類似的方式運用掃描鏈，因此可以將兩者整合成可共享的統(tǒng)一邏輯，從而幫助客戶更有效地運用這種方法。綜合測試邏輯架構請見圖2。 

 

圖2：混合壓縮邏輯架構和邏輯內(nèi)建自測試共享大部分解壓單元/LFSR 和壓縮單元/MSIR 邏輯。  

 

嵌入式壓縮解壓單元在設計上也可整合進線性反饋移位寄存器 (LFSR)，為邏輯內(nèi)建自測試帶來偽隨機模式。邏輯內(nèi)建自測試和嵌入式壓縮邏輯都可通過相移位器為掃描鏈提供數(shù)據(jù)，這樣邏輯得以完全共享。掃描鏈結果通過嵌入式壓縮擠壓到一起。該邏輯主要與邏輯內(nèi)建自測試混合使用，減少進入一個簽名計算器的掃描鏈結果數(shù)量。與單獨進行嵌入式壓縮和邏輯內(nèi)建自測試相比，該共享邏輯可讓控制器尺寸縮小20%至30%。 

 

●混合測試法的優(yōu)點 

 

混合使用嵌入式壓縮和邏輯內(nèi)建自測試的一大好處便是雙方互補。例如，嵌入式壓縮可實現(xiàn)非常高品質的生產(chǎn)測試。這意味著您需要較少的邏輯內(nèi)建自測試點就可以提高隨機抵抗性邏輯的可測性，這可縮小邏輯內(nèi)建自測試點的面積。相反地，X-bounding 以及任何為邏輯內(nèi)建自測試增加的測試點都可提高電路的可測性，并改善嵌入式壓縮覆蓋和模式計數(shù)結果。 

 

汽車電子是半導體行業(yè)增長最迅速的領域之一，這些安全關鍵型設備標準正推動新DFT技術的出現(xiàn)。嵌入式壓縮的發(fā)明是重要的測試進步。

 

 

Ron Press 是明導硅測試解決方案產(chǎn)品的技術營銷經(jīng)理。他在測試和 DFT（可測性設計）行業(yè)有著25年的經(jīng)驗，曾多次出席全球各地的 DFT 和測試研討會。他發(fā)表了數(shù)十篇與測試相關的論文，是國際測試會議 (ITC) 指導委員會的成員、IEEE 計算機學會 (IEEE Computer Society) 的 Golden Core 成員以及 IEEE 的高級會員。Press 擁有多項減少引腳數(shù)測試和無毛刺的自由時鐘切換的專利，并正在申請3D DFT 專利。