【導(dǎo)讀】理想電容C的阻抗是隨頻率的增加而逐漸減小的一條斜線，實(shí)際上由于電容中等效寄生電阻（ESR）和等效寄生電感（ESL）的攪局，問題開始變得復(fù)雜。不同的電容自諧振頻點(diǎn)不同，諧振點(diǎn)阻抗各異，濾波頻段也有區(qū)別……
聊電容，不能只聊電容，還要聊電阻和電感。
看似很簡單，其實(shí)，一點(diǎn)都不難。
因?yàn)槿ヱ铍娙莸哪Ｐ突径伎梢杂孟旅嫒N元素的簡單組合來表示。
理想電容C的阻抗是隨頻率的增加而逐漸減小的一條斜線，實(shí)際上由于電容中等效寄生電阻（ESR）和等效寄生電感（ESL）的攪局，問題開始變得復(fù)雜。不同的電容自諧振頻點(diǎn)不同，諧振點(diǎn)阻抗各異，濾波頻段也有區(qū)別……
看似很復(fù)雜，其實(shí)，很簡單。
電容搞搞“振”，第一“振”來自同一電容ESR\ESL\C的串聯(lián)諧振（也叫做自諧振）。
先來看看電容模型的各參數(shù)是如何影響阻抗曲線的。對于電容容值C，不難發(fā)現(xiàn)，相同ESR和ESL的情況下，隨著容值的增加，自諧振頻點(diǎn)向低頻移動，同時，濾波頻段也會加寬。
接下來再看哈ESL的影響。在保持其它參數(shù)不變的情況下，隨著ESL的增加，自諧振頻點(diǎn)向低頻移動，同時，濾波頻段也會隨著變小。
需要注意的是，ESR的情況會復(fù)雜一些，因?yàn)樗且粋€頻變的參數(shù)。
ESR隨頻率變化的趨勢與該電容的阻抗變化一致。
不過，為了簡化問題，我們這里先把ESR作為一個常數(shù)，它的變化對阻抗曲線的影響如下圖：
對比上面幾個圖，我們會發(fā)現(xiàn)一個有趣的現(xiàn)象，那就是電容自諧振頻點(diǎn)的ESR基本決定了阻抗的最小值。
以上只是單一容值電容的阻抗曲線。了解PDN阻抗曲線的童鞋會發(fā)現(xiàn)常見情況并非如此，而是像人生一樣總是起起伏伏。
其實(shí)，這是容值不同的電容并聯(lián)諧振的結(jié)果，也是本文要說的第二“振”。
分析起來也很簡單，當(dāng)一個電容的感性區(qū)遇上另一個電容的容性區(qū)，諧振峰就出現(xiàn)了。
綜合考慮VRM和芯片內(nèi)去耦，如果說第一“振”決定了阻抗曲線的波谷，第二“振”通常確定了阻抗曲線的波峰。
電容種類這么多，原理圖設(shè)計或者備料出錯的機(jī)會大大增加，作為一名設(shè)計攻城獅，希望板子簡單點(diǎn)，精簡一些電容，這個要求并不過分吧？
說干就干，在前文三種電容并聯(lián)的基礎(chǔ)上，去掉100nF的電容，看看會怎樣。
這么看，除了在100nF的去耦頻段出現(xiàn)一個諧振峰，好像也沒什么問題，畢竟，這個峰值也沒那么高。我們繼續(xù)把VRM和芯片內(nèi)去耦模型加上，看全鏈路的情況。
See？高速先生一直強(qiáng)調(diào)的調(diào)整電容要合理真不是嚇唬你。
當(dāng)然，這個例子只是為了凸顯電容影響而挑選的極端情況。
電容不是老虎屁股，一點(diǎn)摸不得，具體種類和數(shù)量可以通過仿真進(jìn)行優(yōu)化，是增是減，It depends！
（本文轉(zhuǎn)載自：高速先生微信公眾號.，作者 | 姜杰）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
碳化硅MOS/超結(jié)MOS在直流充電樁上的應(yīng)用
釋放開源評估平臺的潛力，制作超聲發(fā)射子系統(tǒng)的原型
解析儲能系統(tǒng)輸出平穩(wěn)與可靠的的神秘DC/DC模塊
基于STEP FPGA的旋轉(zhuǎn)編碼器電路驅(qū)動
有關(guān)Matter的十個關(guān)鍵問題，你知道正確的答案嗎？
