你的位置:首頁 > 電路保護 > 正文

去耦電容(decoupling capacitors)如何擺放設計?

發(fā)布時間:2017-04-21 責任編輯:wenwei

【導讀】去耦電容是電路中裝設在元件的電源端的電容,此電容可以提供較穩(wěn)定的電源,同時也可以降低元件耦合到電源端的噪聲,間接可以減少其他元件受此元件噪聲的影響。今天聊聊有意思的去耦電容的擺放設計。先來看看Bypass和decoupling充滿畫面感的區(qū)別。請看圖。
 
從遠處而來的信號(不一定是有用信號)經(jīng)過電容濾波,這時候的電容所起到的作用,起了一個好聽的名字,叫Bypass;
 
去耦電容(decoupling capacitors)如何擺放設計?
 
從源段輸出去的信號經(jīng)過的濾波電容,這個電容叫decoupling;
 
EN,蠻有想像力的。
 
在低頻場合,許多人根本就不關心EMC,上次一個朋友說,你說那么多高速的東西,可我做電力的,用不上呀,聽起來好像是我不好,我應該多顧及一下他聽課的感受。不過,這個時代是高速的時候代,DDR4都3200了,你還窩在50/60Hz,是不是該多充充電了。
 
同樣,低頻場合,許多EMC設計規(guī)則都是看不見的。在高頻場合,許多細節(jié)就需要關心了,一不小心就一堆EMC問題。比如今天要聊的電容的擺放。
 
去耦電容(decoupling capacitors)如何擺放設計?
 
圖例1是最常見的做法,VDD和GND PIN腳拉出來,并上電容,再打孔到各自的層。看起來好像是沒啥問題。
 
去耦電容(decoupling capacitors)如何擺放設計?
 
圖例2是把過孔打在了的出來的兩根線上,這個好像也有好多人做呀。
 
去耦電容(decoupling capacitors)如何擺放設計?
 
圖例3,把回流的GND線打斷了,GND的腳和去耦電容的GND直接打到了GND平面上,介個,介個,想法有點另類,貌似好像不錯的樣子。
 
去耦電容(decoupling capacitors)如何擺放設計?
 
圖例4就更歷害了,VDD和GND兩個直接打孔到對應的平面,在附近的位置打孔上來再放一顆去耦電容。完美!
 
四個圖放完之后,有沒有發(fā)現(xiàn)什么好玩的地方。仔細想想,哪種擺放最好?是基于什么考慮的?
 
圖例1和圖例2有一個去耦電容組成的小小環(huán)路。
 
圖例3稍好一些,環(huán)路較前兩者更小一些。
 
圖例4霸氣側漏,幾乎是最小環(huán)路了。
 
去耦電容(decoupling capacitors)如何擺放設計?
 
其實這篇有點接昨天的Return Path的味道。細微之處顯功夫,對于環(huán)路的控制,EMC工程師需要練就火眼金睛,才能在未來的整改中省下必要的時間成本。
 
以上內容轉載自電磁兼容小小家。
 
 
 
 
 
推薦閱讀:


淺析吸波材料在RFID標簽中的應用
醫(yī)療器械電磁兼容標準解析
一次有點遺憾的EMC靜電抗擾度整改
論頻譜中負頻率成分的物理意義
科普:最好的頻譜分析儀基礎知識
 
 
 
要采購頻譜分析儀么,點這里了解一下價格!
特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索
?

關閉

?

關閉