你的位置:首頁 > 電路保護(hù) > 正文

實(shí)例分析:上拉電阻取值過高或過低會(huì)發(fā)生的情況

發(fā)布時(shí)間:2015-10-29 責(zé)任編輯:echolady

【導(dǎo)讀】在電路設(shè)計(jì)過程中關(guān)于上拉電阻的取值的問題要倍加注意。上拉電阻取值不準(zhǔn)確就會(huì)導(dǎo)致結(jié)果也不準(zhǔn)確。本文就上拉電阻的取值問題,以實(shí)例分析的方式為大家解析上拉電阻取值偏差可能造成的影響。

上拉電阻取值偏差
圖1P1口工作原理圖

如果上拉電阻值過小,Vcc灌入端口的電流(Ic)將較大,這樣會(huì)導(dǎo)致MOS管V2(三極管)不完全導(dǎo)通(Ib*β,有飽和狀態(tài)變成放大狀態(tài),這樣端口輸出的低電平值增大(i2c協(xié)議規(guī)定,端口輸出低電平的最高允許值為0.4v)。

如果上拉電阻過大,加上線上的總線電容,由于RC影響,會(huì)帶來上升時(shí)間的增大(下降延是芯片內(nèi)的晶體管,是有源驅(qū)動(dòng),速度較快;上升延是無源的外接電阻,速度慢),而且上拉電阻過大,即引起輸出阻抗的增大,當(dāng)輸出阻抗和負(fù)載的阻抗可以比擬的時(shí),則輸出的高電平會(huì)分壓而減少。

I2C的上拉電阻可以是1.5K、2.2K、4.7K,電阻的大小對(duì)時(shí)序有一定影響,對(duì)信號(hào)的上升時(shí)間和下降時(shí)間也有影響,一般接1.5K或2.2K。

實(shí)驗(yàn)

接入200K上拉電阻,結(jié)果觀察到信號(hào)上升時(shí)間增大,方波變成三角波。I2C上拉電阻確定有一個(gè)計(jì)算公式:

Rmin={Vdd(min)-o.4V}/3mA

Rmax=(T/0.874)*c,T=1us100KHz,T=0.3us400KHz

C是BuscapacitanceRp最大值由總線最大容限(Cbmax)決定,Rp最小值由Vio與上拉驅(qū)動(dòng)電流(最大取3mA)決定;于是Rpmin=5V/3mA≈1.7K(Vio=5V)或者2.8V/3mA≈1K(Vio=2.8V)。

Rpmax的取值:100Kbps總線的負(fù)載最大容限lt;=400pF;快速模式,400Kbps總線的負(fù)載最大容限lt;=200pF,根據(jù)具體使用情況、目前的器件制造工藝、PCB的走線距離等因素以及標(biāo)準(zhǔn)的向下兼容性,設(shè)計(jì)中以快速模式為基礎(chǔ),即總線負(fù)載電容lt;200pF,也就是傳輸速度可以上到400Kbps是不成問題的。于是Rpmax可以取的范圍是1.8K~7K Vio=5V對(duì)應(yīng)50pF~200pF根據(jù)Rpmin與Rpmax的限制范圍,一般取5.1K Vio=5V,負(fù)載容限的環(huán)境要求也容易達(dá)到。在2.8V系統(tǒng)中,console設(shè)計(jì)選3.3K,portable/handset等低供耗的設(shè)計(jì)選4.7K犧牲速度換取電池使用時(shí)間。

總的來說:電源電壓限制了上拉電阻的最小值;負(fù)載電容(總線電容)限制了上拉電阻的最大值。

在I2c總線可以串連300歐姆電阻RS可以用于防止SDA和SCL線的高電壓毛刺:I2c從設(shè)備的數(shù)量受總線電容,lt;=400pF的限制。

本文以實(shí)例的角度出發(fā),為大家講解了上拉電阻取值在偏大或者偏小的情況下會(huì)出現(xiàn)的情況,并對(duì)每種情況進(jìn)行了獨(dú)到的分析,希望大家在閱讀過本文之后能夠有所收獲。

相關(guān)閱讀:

上拉電阻在告警時(shí)發(fā)揮著什么作用?

為什么上拉電阻要在TL431上并聯(lián)一個(gè)RC?
經(jīng)驗(yàn)總結(jié):關(guān)于上拉電阻的選擇及其他知識(shí)點(diǎn)

要采購晶體么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉