【導(dǎo)讀】或統(tǒng)計(jì)中的第四中心矩，通常用于估計(jì)信號(hào)（或數(shù)據(jù)）的統(tǒng)計(jì)分布的形狀。它被廣泛用于檢測(cè)非正態(tài)性 在數(shù)字通信系統(tǒng)、無(wú)源微波輻射測(cè)量、時(shí)間序列分析、圖像處理和射電天文學(xué)中使用的通信接收器接收的信號(hào)中，僅舉幾例。它還可用于檢測(cè)某些調(diào)制方案中的能量和功率，以及測(cè)量通信系統(tǒng)的系統(tǒng)間干擾。在大多數(shù)情況下，峰度主要用于檢測(cè)是否存在強(qiáng)烈的人為射頻干擾，這些干擾會(huì)污染分布并使其不正常。
或統(tǒng)計(jì)中的第四中心矩，通常用于估計(jì)信號(hào)（或數(shù)據(jù)）的統(tǒng)計(jì)分布的形狀。它被廣泛用于檢測(cè)非正態(tài)性 在數(shù)字通信系統(tǒng)、無(wú)源微波輻射測(cè)量、時(shí)間序列分析、圖像處理和射電天文學(xué)中使用的通信接收器接收的信號(hào)中，僅舉幾例。它還可用于檢測(cè)某些調(diào)制方案中的能量和功率，以及測(cè)量通信系統(tǒng)的系統(tǒng)間干擾。在大多數(shù)情況下，峰度主要用于檢測(cè)是否存在強(qiáng)烈的人為射頻干擾，這些干擾會(huì)污染分布并使其不正常。峰態(tài)計(jì)算如公式 1 所示。
在哪里：
K 是峰度值
X 是輸入數(shù)據(jù)
是計(jì)算中考慮的 N 個(gè)樣本的平均值
代表平均值
在正態(tài)（高斯）分布的情況下，峰度為 3。由于我們正在計(jì)算有限數(shù)量樣本的峰度，因此估計(jì)值會(huì)有一些由估計(jì)誤差定義的不確定性，因此對(duì)于正態(tài)分布，該值將是 3 ± d（估計(jì)誤差）。因此，對(duì)于被視為正態(tài)分布的給定輸入數(shù)據(jù)集，Kurtosis 的值必須位于這些限制范圍內(nèi)。
在 FPGA 或其他 DSP 平臺(tái)上計(jì)算峰度是計(jì)算密集型的，主要是因?yàn)樗枰ㄟ\(yùn)算。本設(shè)計(jì)思想完全避免了除法，使用兩個(gè)乘法器和其他模塊來(lái)判斷輸入數(shù)據(jù)是否通過(guò)峰態(tài)測(cè)試。這種方法利用了這樣一個(gè)事實(shí)，即為了檢查分布的正態(tài)性，只需要確定峰度值是否在定義的范圍內(nèi)。
計(jì)算峰態(tài)的傳統(tǒng)方法涉及除法，如公式 2 所示。
重寫(xiě)公式 2 以避免除法需要兩個(gè)乘法器，
如公式 3 所示。兩種情況都需要比較器。
消除除法運(yùn)算可顯著節(jié)省 FPGA 資源。在 8 位輸入的情況下，必須對(duì)大于 16 位的被除數(shù)和除數(shù)進(jìn)行除法。這是因?yàn)橛?jì)算需要多次平方和累加運(yùn)算，每都會(huì)導(dǎo)致位增長(zhǎng)。除法的消除也使得單周期吞吐量的實(shí)現(xiàn)相對(duì)簡(jiǎn)單。這些特性使該技術(shù)易于集成到實(shí)時(shí)信號(hào)處理系統(tǒng)中，特別是對(duì)于面積和時(shí)序受限的設(shè)計(jì)。公式 3 描述的設(shè)計(jì)框圖如圖1所示。
圖 1 設(shè)計(jì)框圖
如果窗口大小發(fā)生變化，可以通過(guò)更改 K 和 d 的預(yù)期值來(lái)擴(kuò)展此想法以發(fā)現(xiàn)正態(tài)分布以外的分布異常。
通過(guò)提供 8 位純高斯信號(hào)、具有脈沖干擾的高斯信號(hào)和正弦信號(hào)的數(shù)字樣本，該設(shè)計(jì)在 Xilinx FPGA 上進(jìn)行了測(cè)試。該設(shè)計(jì)是使用 Xilinx System Generator 創(chuàng)建的，使用 Virtex-5 FPGA 上大約 2% 的硬件資源來(lái)處理窗口大小為 1024 個(gè)樣本的 8 位數(shù)據(jù)。該設(shè)計(jì)已經(jīng)過(guò)高達(dá) 250 MHz 時(shí)鐘頻率的測(cè)試。使用除法器的設(shè)計(jì)將需要大約 8-10% 的 FPGA，并且會(huì)增加峰度計(jì)算的延遲。
乘法器塊用作固定點(diǎn)，每個(gè)輸入一個(gè)是常數(shù)（估計(jì)誤差）。在乘法器塊中添加的延遲由z -3 參數(shù)表示，表示三個(gè)時(shí)鐘周期，添加該延遲是為了滿(mǎn)足時(shí)序要求。乘數(shù)之后是一組比較器，用于檢查峰度是否在規(guī)定的限制范圍內(nèi)。比較輸出進(jìn)行“與”運(yùn)算以獲得終輸出。輸出值“1”表示輸入分布是高斯分布，“0”表示其他情況。
盡管該設(shè)計(jì)在基于 FPGA 的實(shí)時(shí)系統(tǒng)中作為檢測(cè)器進(jìn)行了測(cè)試，用于去除因干擾而損壞的樣本，但它對(duì)于實(shí)施基于軟件的峰度測(cè)試也很有效。
峰態(tài)計(jì)算在數(shù)字信號(hào)處理和數(shù)字通信領(lǐng)域的應(yīng)用有：
去除無(wú)源微波輻射計(jì)高靈敏度通信接收機(jī)接收數(shù)據(jù)中的射頻干擾。用于衛(wèi)星有效載荷以消除脈沖干擾和調(diào)制 來(lái)自接收信號(hào)的干擾。
減輕射頻干擾以提高射電望遠(yuǎn)鏡接收器的靈敏度。它有助于消除由于電力線火花、汽車(chē)、通信發(fā)射機(jī)等引起的時(shí)域和頻域脈沖干擾。
檢測(cè)和去除由于時(shí)域和譜域信號(hào)中的脈沖干擾引起的非正態(tài)性。
查找數(shù)字通信接收器中接收信號(hào)的統(tǒng)計(jì)分布。這有助于在存在干擾的情況下測(cè)試接收器性能。
基于開(kāi)關(guān)鍵控的調(diào)制中的能量和功率檢測(cè)，對(duì)某些超寬帶系統(tǒng)很有用。
系統(tǒng)間干擾的測(cè)量。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
具有集成反激式控制器的智能柵極驅(qū)動(dòng)光耦合器
面向 TSMC InFO 技術(shù)的高級(jí)自動(dòng)布線功能
RS瑞森半導(dǎo)體LLC恒流方案的應(yīng)用市場(chǎng)
800V架構(gòu)，能治好電動(dòng)汽車(chē)用戶(hù)的“里程焦慮”嗎？
