電子設計技術的核心是EDA(electronic design automation，電子設計自動化)技術，EDA是指以計算機為工作平臺，融合電子技術、計算機技術、智能化技術等研制成的電子CAD通用軟件包，主要輔助進行IC設計、電子電路設計和PCB設計等。EDA技術已有30多年的發(fā)展歷程，大致可分為20世紀70年代的計算機輔助設計(CAD)階段、80年代的計算機輔助工程(CAE)階段和90年代后的電子系統(tǒng)設計自動化(EDA)階段，其功能越來越強大，相應對標準化的要求也越來越高。

 

隨著半導體工藝的進步，集成電路設計環(huán)境出現(xiàn)了工藝技術進步速度大于EDA工具進步的現(xiàn)象。面對超大規(guī)模ASIC的設計，業(yè)界有兩種傾向:一是提高設計的抽象層次，降低設計的復雜度，這主要由EDA工具的發(fā)展來帶動，較顯著的是行為級綜合工具的出現(xiàn);二是提高設計的粒度，采用可復用的IP核，進行系統(tǒng)的集成。這都引發(fā)了EDA工具和EDA設計過程、設計結果新的標準化問題。

 

目前，EDA工具眾多，在給予設計者眾多選擇的同時，也會導致設計平臺失去一致性，阻礙了設計結果的數(shù)據(jù)交換和共享，這也成為集成電路和EDA工具發(fā)展的障礙。芯片復雜程度越高，對EDA的依賴也越高，如果缺乏EDA的底層技術及其接口的標準化，就不能很好地對涉及結果進行交換、共享及重用。

 

 

廣泛應用于EDA的設計平臺主要有兩個:一是運行在各類UNIX系統(tǒng)下的桌面高端服務器型工程工作站;二是運行在各類微軟Windows操作系統(tǒng)下的桌面型PC機。復雜的芯片設計多采用UNIX工作站完成，而基于Windows系統(tǒng)的PC機多用來完成PCB設計、FPGA和可編程IC設計和一些底端的ASIC設計(用于設計過程中的所選擇的一部分)。較流行的EDA軟件平臺是UNIX工作站，其中受歡迎的計算環(huán)境主要包括:SunSoft的Sun操作系統(tǒng)(正在過渡到Solaris更新的版本)，Hewlett Packard HP-UX，IBMAIX，DECOSF/1等。由于Windows平臺的易用性，它越來越受到設計者的青睞。

 

IEC/TC93的EDA標準路線圖專題研究組下的EII(EDA互操作和集成)小組認為對CDE(通用桌面工作環(huán)境)中的用戶界面，Windows和Macintosh之間已經有足夠的一致性，這個方面已不存在尚未解決的重要問題，計算環(huán)境和用戶界面的標準推薦采用UNIX平臺上的CDE環(huán)境以及Windows平臺上的windows圖形用戶界面。

 

 

2.1 硬件描述語言標準

 

硬件描述語言(hardware description language，HDL)用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結構和連接形式。目前典型的硬件描述語言有VHDL，Verilog，SystemC等。美國硅谷較流行使用VerilogHDL，而歐洲則較多使用VHDL。另外還有AHDL，用C/C++作為系統(tǒng)級設計語言則是一個新興的方法，Superlog，CynlibC++等新的硬件描述語言隨著系統(tǒng)級FPGA以及SoC的發(fā)展、軟硬件協(xié)調設計和系統(tǒng)設計的需求也發(fā)展了起來。

 

早期的硬件描述語言，如ABEL，HDL，AHDL，由不同的EDA廠商開發(fā)，互不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成，效率低下且容易出錯。為了克服以上不足，1985年美國國防部正式推出了高速集成電路硬件描述語言VHDL，1987年IEEE采納VHDL為硬件描述語言標準(IEEE1076-1987)，第二個版本是在1993年制定的(VHDL-93)。VHDL同時也是軍事標準(454)和ANSI標準。作為一種硬件描述語言標準，VHDL為眾多的EDA廠商支持，且移植性好。

 

VerilogHDL的使用也非常普遍，其對電路控制的靈活性方面它的效率比VHDL要高。在美國、日本等國Verilog語言的使用率要遠高于其他語言。VerilogHDL在1995年成為IEEE標準(IEEE13641995)，2001年發(fā)布了IEEE1364-2001，目前正在進行新的修訂(IEEE1364-2005)。由于Accellera標準組織決定將SystemVerilog3.1a(SystemVerilog是VerilogHDL系統(tǒng)級擴展版)捐獻給新的IEEE工作組，而不是原先負責Verilog標準化的IEEE1364工作組，因此可能會導致兩個Verilog標準化工作，即IEEE1364-2005和IEEE1800，這也許會影響Verilog語言的標準化，破壞該語言的統(tǒng)一性。 SystemVerilog于2004年獲得了PAR(Project Authorization Request，項目授權請求)編號，由IEEE開展的標準化活動已經開始。據(jù)Accellera會長丹尼斯·布羅菲(DennisB.Brophy)介紹，SystemVerilog預計將在2005年內成為取消“P”字的IEEE正式標準。

 

作為兩大標準的硬件描述語言，VHDL和VerilogHDL的互操作性非常重要，曾經VHDL和Verilog的相應的國際組織VI(VHDL國際組織)、OVI(Open Verilog International，開放Verilog國際組織，1999年成立)努力協(xié)調VHDL和Verilog的互操作問題。2000年，VI和OVI這兩個擁有豐富標準制定程序經驗的組織合并成立了Accellera。Accellera正在進行Assertion屬性描述語言“PSL”的標準化工作———IEEE1850，PLS預計也像SystemVerilog一樣在2005年內成為IEEE標準。

 

2.2 硬件描述語言與設計分析工具的接口標準

 

詳細設計階段包括面向給定工藝的詳細邏輯設計(RTL描述)和物理設計(版圖設計)。邏輯設計階段創(chuàng)建和分析詳細的邏輯，進行設計功能仿真、時序驗證、可靠性分析以及給定邏輯的預布局及散熱分析、功耗估計。物理設計是在版圖設計規(guī)則和各種約束條件的指導下，設計的邏輯描述被物理綜合為具體的版圖數(shù)據(jù)，對整個版圖的各種規(guī)則、寄生效應和時序進行分析(跨越設計層次、分層次互連模型、分層次寄生參數(shù)提取和建模的精確時序分析)，對設計的質量和可靠性進行分析和度量(信號質量分析、能量網格分析、散熱分析、功耗分析)。

 

在這方面，有許多國際標準和事實標準在使用，包括EDIF(ElectronicDesignInterchangeFormat，電子設計交換格式，EDIF4.0.0現(xiàn)在已經成為EDA標準，許多EDA開發(fā)商如Mentor，Candence等都已采用。EDIF4.0.0實際上是EDA建模的新方法，為一種語言描述形式)，CFIDR，PDEF，DEF，SPF，SDF等。EDIF，CFIDR和PDES(STEPAP210)都不同程度地處理邏輯設計和物理設計的結果。但是，目前還沒有適當?shù)臉藴誓軌蝾愃艵DIF的處理途徑以一致的方式用于邏輯連接，以支持基于文件的數(shù)據(jù);也沒有適當?shù)臉藴誓軌蛞砸恢碌姆绞接糜陬愃艱R處理途徑的編程接口。對于芯片的物理設計數(shù)據(jù)也沒有標準，雖然EDIFPCB/MCM被MCMASEM聯(lián)盟選作MCM物理設計數(shù)據(jù)的標準，但用于MCM物理設計數(shù)據(jù)的標準需要在EDIF中繼續(xù)完善。CFI(CADFrameworkInitiative，CAD系統(tǒng)框架委員會，1988年在美國成立)組織正在通過EDIF匯聚成標準信息模型(最終通過PDES匯聚成通用的信息模型)。

 

2.3 邏輯連接標準

 

開發(fā)通用核心信息模型主要目的之一是處理邏輯互連，所有與邏輯互連有關的詳細設計工業(yè)標準都應該是這個信息模型的一部分，這樣，各種各樣的工業(yè)信息模型就可以從這個標準而來。

 

當前業(yè)界使用的相關標準有EDIF，PCM/MCM，CFIDR等。EDIF綜合了多種格式中的最佳特性，1985年的EDIF1.0.0版本提供了門陣列、半導體集成電路設計和布線自動化交換信息的格式，而后的EDIF2.0.0版本是不同EDA廠家之間交換設計數(shù)據(jù)的標準格式，EDIF4.0.0由EIA(Electronic Industries Association，電子工業(yè)協(xié)會)發(fā)布為標準，EDIF4.0.0成員大多是世界上著名的EDA供應商及一些電子行業(yè)有影響力的協(xié)會等，主要由EIA，IPC，曼徹斯特大學(Universityof Manchester)，Mentor Graphics，Solectron和Hadco Santa Clara等機構與組織組成。CFI解決的是不同EDA廠家工具集成和實時通信問題，EDIF格式解決的是用不同EDA廠家工具完成設計的數(shù)據(jù)交流問題。

 

2.4 測試矢量標準

 

測試矢量標準既有許多正規(guī)的國際標準，又有許多事實上的標準，正規(guī)的標準包括WAVES(IEEE1029.1)，DTIF(IEEE1029.4)以及新的DASC協(xié)議。事實標準如SummtDesign，Teardyne，許多公司也建立了自己的內部格式標準。測試矢量規(guī)范的標準需要解決數(shù)字測試矢量如何從一種格式轉換為另一種格式的問題。

 

 

EDA系統(tǒng)框架結構(Framework)是一套配置和使用EDA軟件包的規(guī)范。目前主要的EDA系統(tǒng)都建立了框架結構，如Cadence公司的Design Framework，Mentor公司的Falcon Framework，這些框架結構都遵守CFI組織制定的統(tǒng)一技術標準?？蚣芙Y構能將來自不同EDA廠商的工具軟件進行優(yōu)化組合，集成在統(tǒng)一環(huán)境之下，而且還支持任務之間、設計師之間以及整個產品開發(fā)過程中的信息傳輸與共享，是并行工程和自頂向下設計方法的實現(xiàn)基礎。

 

系統(tǒng)框架為各種EDA工具提供一個公用運行操作環(huán)境的軟件系統(tǒng)，包括程序庫、擴展語言版本管理、設計方法和設計流程管理、用戶界面等。通過框架，用戶可對各種EDA工具實施管理，掌握設計執(zhí)行過程，創(chuàng)建、組織和管理數(shù)據(jù)。EDA系統(tǒng)框架的基本內容包括:數(shù)據(jù)模型及數(shù)據(jù)管理、設計方法管理、設計流程管理和用戶界面4部分。1993年CFI正式頒布了CFI1.0框架規(guī)范和相應的規(guī)范遵從審核程序。CFI框架體系標準解決了實時的工具通信、工具嵌入方式和設計描述，使用戶能夠混合和匹配來自不同EDA廠家的工具，構成集成的設計環(huán)境。

 

3.1 EDA工具間的通信標準

 

集成電路設計規(guī)模的擴大、公司全球化的發(fā)展，要求EDA工具提供支持基于網絡的地理位置分散的開發(fā)環(huán)境，各應用工具可以通過信息進行交互，以組成橫跨世界范圍的網絡。通過最大化工具間的通信和協(xié)同工作能力來縮短設計周期，而不是連續(xù)的文件翻譯和整個設計部分的轉移。這要求EDA設計工具具有較高的獨立性，以獨立于其他的支持EDA的技術如產品數(shù)據(jù)管理(PDM)技術，各種EDA工具能夠以特定的方式與PDM系統(tǒng)通信。

 

ToolTalk通信工具(包含在CDE中)已被CFI認可作為工具間通信機制標準。然而，僅有通用的通信工具還不夠，各種應用工具必須使用消息通用集進行通信。CFI已經開發(fā)了一個關于EDA消息字典的標準。CFI之所以推薦ToolTalk，也與EDA消息字典的擴展有關，ToolTalk工具能夠滿足在UNIX環(huán)境類中所有已知的要求。但是，為滿足運行在Windows環(huán)境下與那些運行在UNIX環(huán)境下的工具間進行通信的需求、滿足工作環(huán)境提供協(xié)同工作能力的需求，ToolTalk工具還須進一步發(fā)展。關于與工具集成，CFI工具封裝標準TES是現(xiàn)在這個領域僅有的一個標準，為滿足EDA行業(yè)的需要，TES也在不斷發(fā)展和完善，目前已發(fā)展到可以支持將工具自動封裝到CDE環(huán)境。CIF對傳輸接口(XTI)采用X/Open標準。

 

3.2 EDA系統(tǒng)的擴展語言標準

 

擴展語言(ExtensionLanguage，EL)是大多數(shù)EDA系統(tǒng)和工具集的集成部分，用以給設計者和EDA集成工具提供擴展其他工具的功能，流行的擴展語言包括SKILL，AMPLE，基于設計的擴展語言如CFI擴展語言。另外，各種腳本語言也用于擴展EDA系統(tǒng)，例如PERL，TKTcl。EDA擴展語言的多樣性導致使用擴展語言實現(xiàn)EDA設計功能以及這些功能的維護、移植變得困難和昂貴。目前，由于EDA擴展語言還沒有統(tǒng)一，EDA必須支持多種擴展語言的并存。從長遠來看，最終需要一種標準的EDA擴展語言，該標準擴展語言的可重復性、可移植性、工藝性良好，易于被設計者和EDA集成工具使用。如今，CFI擴展語言在一定程度上已經作為一個標準擴展語言得到了廣大EDA工具和工具商的支持。PERL也很流行，很多EDA工具支持經過API訪問PERL擴展語言庫。

 

擴展語言函數(shù)庫能夠為EDA設計系統(tǒng)的對象和設計數(shù)據(jù)提供訪問接口，能夠給應用程序開發(fā)人員和EDA集成工具及用戶提供一致的圖形用戶界面和一系列的應用程序控件，與各種流行的擴展語言包括CFI擴展語言和PERL兼容。

 

3.3 設計對象命名標準

 

當前很多設計工具可以使用命名慣例給EDA設計對象命名。然而，在某些工具供應商的設計工具或系統(tǒng)中，這個名稱有很多限制(例如名稱的長度或者名稱可用的字符集)，而且名稱對象的命名規(guī)則在不同的工具供應商之間、不同的應用系統(tǒng)之間不盡相同，在由不同工具供應商提供的多個應用系統(tǒng)構成的復雜設計環(huán)境下，設計對象命名依然存在一些混淆，尤其是當一些使用不同命名慣例的工具用于銜接緊密的設計循環(huán)的情況，于是產生了非常復雜的映射問題。為便于兼容與移植，需要新的設計對象命名標準，標準需要支持主要的設計對象命名慣例，并且支持與現(xiàn)有的設計工具的兼容，給出如何與現(xiàn)有命名慣例進行轉化，能夠通過工具間通信進行名字對象映射。

 

3.4 時序信息

 

0.35μm工藝下由于連線引起的延遲已經占到總延遲的80%～90%，系統(tǒng)設計經常需要在早期即把時序設計作為設計的一部分，時序約束已經成為一個關鍵約束。時序信息在分級和增量的基礎上可作為過程接口的形式被加以利用，當前許多時序驅動的設計工具實際上都與標準延遲文件(SDF，是一個包含了大批量時序信息的文件)進行交互。處理SDF文件的工具將整個文件讀入并通過分別給出的連接關系或設計的結構數(shù)據(jù)描述與時序數(shù)據(jù)進行關聯(lián)?，F(xiàn)存的標準(如EDIF，CFIDR，AP210)還沒有正式數(shù)據(jù)。標準延遲計算語言(DCL)要求時序信息被當前的標準如SDF支持，對于SDF的擴展應加以監(jiān)控，以使得標準能夠包含必要的信息。

 

 

隨著集成電路規(guī)模和復雜性的增大，基于IP復用技術的設計方法成為彌補設計生產效率和芯片密度之間的差距以及快速進入市場最有效的方法。調查顯示，1995年掩模和設計的成本只占據(jù)整體的13%，而現(xiàn)在這個比例已升高到62%以上，IP在提高設計速度，降低成本中發(fā)揮著越來越重要的作用。“至2010年，IP的使用率將超過90%，基于IP的設計策略日益重要”。Synopsys的CTORaulCamposano博士表示，“而同時存在的問題是如何解決IP多樣性，這就需要建立標準的平臺和開放式的數(shù)據(jù)庫”。作為解決措施之一，業(yè)界正尋求通過建立IP標準化協(xié)會來克服這一棘手的問題。部分公司開始和代工廠合作提供更詳細的IP信息，或與EDA公司合作提供經過驗證的IP，盡管如此，IP的標準化仍然是個很大的問題。在IP核的使用過程中，來自不同廠商的IP集成于同一個芯片中時，會帶來很多整合的問題，集成的效果難以達到理想狀態(tài)。

 

IP可用性、可復用性、質量評估、建庫及IP交易需要統(tǒng)一的標準來支持。國際上關于IP設計、可用性、可復用性及質量評估及其標準化等從20世紀90年代后期開始，交易市場也初步形成。目前，在世界半導體產業(yè)的主要國家和地區(qū)，都相繼建立了IP/SoC設計、交易、管理的組織和機構，包括VSIA(美國)，VCX(英國)，D&R(法國)，IPTC(日本)，SIPCA(韓國)，RAPID，臺灣SoC推動聯(lián)盟等。這些組織積極進行IP標準化工作，促進了IP產業(yè)的發(fā)展。IP/SoC的標準主要由VSIA(Virtual Socket Interface Alliance，虛擬插座接口聯(lián)盟)制定，目前VSIA已經發(fā)布的IP核復用的各種文件中，包括8個規(guī)范、5個標準、4個分類法文件、一個質量度量電子表格軟件以及其他幾個文件，主要是IP核的復用設計標準、交付使用標準。

 

雖然IP核標準化取得了一定進展，但IP核的設計及使用仍不盡人意，從標準化的角度來講，迫切需要解決IP核標準的適應性和可接受性問題。首先，因為IP核標準獨立于具體器件、具體公司、具體工具、具體工藝，所以一方面標準的一些屬性過于細致，使設計者很難確定合適的值，但另一方面又有一些屬性不完備，不能很好地說明器件的特性。其次，目前多數(shù)IP核標準仍在試行階段，標準的推廣和用戶的認可程度不盡人意。各個設計公司，尤其是大型的成熟公司都有自己的內部標準，行業(yè)組織推出的標準很難在這些公司內部推廣。再次，目前在設計領域充斥著各種概念和術語，設計人員之間、以及公司之間使用的術語往往不一致，但這些術語的統(tǒng)計、確認以及讓設計人員接受和認可這些標準仍需要時間。最后，目前專門用于IP設計的工具仍是空白，大多數(shù)設計工具對IP核的設計、IP庫的管理和使用無能為力，IP的設計、管理和使用方面的標準化有待發(fā)展。

 

隨著超大規(guī)模集成電路和系統(tǒng)芯片設計的發(fā)展，EDA工具制造商正在盡力提高邏輯抽象的層次，EDA也向更高級的描述語言和全集成的驗證環(huán)境、以及如何將模擬功能集成到數(shù)字電路中、分層次設計方法和增量處理等方向發(fā)展。EDA設計、測試、封裝等多個環(huán)節(jié)密不可分，EDA標準化范疇很大，本文只粗淺地介紹了其中的部分內容。

 

EDA標準化已經取得了很大進展，但相關標準和亟待發(fā)展的標準依然很多，迫切需要EDA行業(yè)廣泛參與并達成一致，代工廠、工具供應商和芯片設計師加強彼此聯(lián)系與協(xié)作。EDA產業(yè)的發(fā)展也產生了新的標準化問題，如代工工藝設計流程套件(PDKs)的標準化等。

 

DFM(可制造性設計)已經出現(xiàn)動向。EDA標準化團體美國Si2(Silicon Integrated Initiative)和半導體制造設備業(yè)界團體SEMI(Semiconductor Equipmentand Materials Institute，導體設備暨材料協(xié)會)已經展開合作，開始建立“Designto Manu facturing Coalition(設計與制造的統(tǒng)一)”的DFM應用標準化平臺，SEMI的數(shù)據(jù)模型“Universal Data Model(UDM，通用數(shù)據(jù)模型)”和Open Access正逐漸成為事實標準。Si2制定的“LEF(Library Exchange Format)，DEF(Design Exchange Format)”也在成為更加完善的工業(yè)技術標準。此外，Si2也正致力于IP有關的標準化工作。

 

無論是EDA的使用還是EDA工具本身，我國與先進國家相比都有很大差距。EDA標準化工作在我國剛剛起步，我國有龐大的市場需求和高的增長速度，同時還有后發(fā)優(yōu)勢，這是我國EDA發(fā)展的楔機。在EDA標準化方面，目前主要應采用國際和國外先進標準，一方面引進和轉化適用的標準，更重要的是加強轉化后標準的宣傳和推廣，通過標準化工作促進我國EDA及集成電路產業(yè)的發(fā)展。