EMC設計中，電容應用非常廣泛，主要用于構成各種低通濾波器或用作去耦電容和旁路電容。在EMC設計中，正確選擇與使用電容，可以解決許多EMI問題。若電容的選擇或使用不當，則可能達不到預期的目的，甚至會加劇EMI程度。 本文根據(jù)EMC設計原理和不同結(jié)構電容的特點，討論了在EMC設計中電容的應用。

1 電容的自諧振頻率

實際的電容都有寄生電感Ls。Ls的大小基本上取決于引線的長度，對圓形、導線類型的引線，上''的典型值為10nH／cm[3]。典型的陶瓷電容的引線約有6 mm長，會引入約15nH的電感''"。引線電感也可由下式估算[4]:
 
 

其中：／和r分別為引線的長度和半徑。 寄生電感會與電容產(chǎn)生串聯(lián)諧振，即自諧振，在自諧振頻率fo處，去耦電容呈現(xiàn)的阻抗最小，去耦效果最好。但對頻率f高于f／o的噪聲成份，去耦電容呈電感 性，阻抗隨頻率的升高而變大，使去耦或旁路作用大大下降。實踐中，應根據(jù)噪聲的最高頻率fmax來選擇去耦電容的自諧振頻率f0，最佳取值為 fo=fmax。 但是，一些資料上只是從電容的寄生電感的角度給出了自諧振頻率fo的資料。實際上，去耦電容的自諧振頻率不僅與電容的寄生電感有關，而且還與過孔的寄生電 感[5]、聯(lián)結(jié)去耦電容與芯片電源正負極引腳的印制導線的寄生電感[6.7]等都有關系。如果不注意這一點，查得的資料或自己的估算往往與實際情況相去甚遠。 實踐中，一般是先確定去耦電容的結(jié)構(電容的寄生電感與其結(jié)構關系密切)，再用試驗的方法確定容量。

2 電容結(jié)構的選擇

從理論上講，電容的容量越大，容抗就越小，濾波效果就越好。一些人也有這種習慣認識。但是，容量大的電容一般寄生電感也大，自諧振頻率低(如典型的 陶瓷電容，0．1 uF的fo=5MHz，0．01ulF的fo=15MHz，0．001uF的f0=50MHz)，對高頻噪聲的去耦效果差，甚至根本起不到去耦作用。分立 元件的濾波器在頻率超過10MHz時，將開始失去性能。元件的物理尺寸越大，轉(zhuǎn)折點頻率越低。這些問題可以通過選擇特殊結(jié)構的電容來解決。 貼片電容的寄生電感幾乎為零，總的電感也可以減小到元件本身的電感、通常只是傳統(tǒng)電容寄生電感的1／3～1／5，自諧振頻率可達同樣容量的帶引線電容的2 倍(也有資料說可達10倍)，是射頻應用的理想選擇。

傳統(tǒng)上，射頻應用一般選擇瓷片電容。但在實踐中，超小型聚脂或聚苯乙烯薄膜電容也是適用的，因為他們的尺寸與瓷片電容相當。 三端電容能將小瓷片電容頻率范圍從50MHz以下拓展到200MHz以上，這對抑制VHF頻段的噪聲是很有用的。要在VHF或更高的頻段獲得更好的濾波效 果，特別是保護屏蔽體不被穿透，必須使用饋通電容。

3 電容容量的選擇

在數(shù)字系統(tǒng)中，去耦電容的容量通常按下式估算： 其中：／xl為瞬變電流；AV為邏輯器件允許的電源電壓變
 

 
此外，當電源引線比較長時，瞬變電流會引起較大的壓降，此時就要加容納電容以維持器件要求的電壓值。

4 去耦電容的安裝方式與PCB設計

安裝去耦電容時，一般都知道使電容的引線盡可能短。但是，實踐中往往受到安裝條件的限制，電容的引線不可能取得很短。況且，電容引線的寄生電感只是 影響目諧振頻率的因素之一，自諧振頻率還與過孔的寄生電感、相關印制導線的寄生電感等因素有關。一味地追求引線短，不僅困難，而且根本達不到目的。 這說明要保證去耦效果，在PCB設計時，就要考慮相關問題。設計印制導線時，應使去耦電容距離芯片電源正負極引腳盡可能近(當然電容引線要盡可能短)。設 計過孔時應盡量減小過孔的寄生電感。